Ускорение ресурсоемкой обработки данных
Your Algorithm In Silicon

Использование передовой реконфигурируемой аппаратуры массивно-параллельной архитектуры intelfpga для ускорения ресурсоемкой обработки данных.
Синтез собственной системы на кристалле для каждой конкретной ускорительной функции – максимальная аппаратная производительность и минимальное потребление.
Обучение

Ускорение ресурсоемкой обработки данных

Область успешных применений платформы: Облачные вычисления и разгрузка центрального процессора в центрах обработки данных, ускорение параллельных вычислений и обработки больших данных, машинное обучение и нейронные сети, системы хранения и архивации данных, системы связи и телекоммуникаций, DPI, VPN туннелирование, системы безопасности и DDoS защиты, финансовые расчеты и анализ, высокочастотный трейдинг, HFT цифровая обработка сигналов, видео и изображений итд.

Сжатие данных GZIP (EulerLine)
GZIP-EulerLine

Сжатие и восстановление данных алгоритмом Gzip.

Использование FPGA-ускорителя для сжатия и восстановления данных значительно повышает пропускную способность и производительность системы, по сравнению с производительным процессором.

EulerProject предлагает ускоритель EulerLine c подготовленной реализацией GZIP для использования в ЦОДе, например для целей компрессии огромных log файлов.

Полностью аппаратное stand-alone решение, полная разгрузка серверного CPU.

Пропускная способность компрессии текстовой информации 1.5ГБ в сек (пиковая до 2.8ГБ в сек), что примерно в 10x раз выше мощного процессора Intel.

Встраиваемые решения (Embedded)

Наличие встроенной аппаратной двуядерной процессорной системы ARM Cortex A9 и массива ПЛИС 28нм на одном кристалле, полная поддержка средой разработки и законченный маршрут проектирования и отладки, позволяют создавать передовые гетерогенные встраиваемые вычислительные системы и удовлетворять требованиям высокопроизводительных и специализированных приложений.

Благодаря таким версиям системы на кристалле SOC FPGA (system-on-chip), на одной микросхеме можно реализовать и процессор, выполняющим команды и функции управления, и параллельную ресурсоемкую обработку данных.

Решение EulerProject Embedded SOM на SOC FPGA, пожалуй, единственное в мире, имеет поддержку стандарта OpenCL, что позволяет абстрагироваться от трудоемкого маршрута проектирования ПЛИС и специфичных языков описания аппаратуры.

Таким образом, благодаря пакету поддержки платы OpenCL BSP от EulerProject построение собственной высокопроизводительной системы-на-кристалле для встраиваемой вычислительной системы доступно любому программисту Си.

Дополнительно предлагаются, специализированные видео модули (VIP suite Altera), облегчающие конструирование передовых систем видеонаблюдения и видео-аналитики.

Один из реализованных примеров для целей встроенной видеоаналитики - детектирование движения методом оптического потока Люкаса-Канаде. Маршрут проектирования OpenCL. Производительность модуля EulerEmbeddedSOM - 50fps на видеопотоке HD разрешения.

Нейронные сети, машинное обучение и видеоаналитика

Глубокое обучение (Deep Learning), машинное обучение (Machine Learning), интенсивно использующие вычислительные ресурсы, находятся на переднем крае инженерных исследований

Российский коллектив EulerProject разработал собственную платформу "Эйлер" в форм-факторе PCIe (halfsize) ускорения нейросетевой видеоаналитики на базе современной ПЛИС IntelFPGA 20нм с поддержкой OpenVINO toolkit.

Доступна поддержка ускорения следующих видеофункций:

  • Generic Age & Gender Recognition 
  • Camera Tampering Detection 
  • Generic Face Detection 
  • Face Detection for Retail 
  • Person Detection for Retail 
  • Face Detection for Automotive
  • Person, Vehicle & Bike Detection
  • Vehicle License Plate Detection 
  • License Plate Recognition
  • Age & Gender Recognition for Retail
  • Vehicle Attributes Recognition
  • Head Pose Estimation for Automotive
  • Semantic Segmentation
  • Road Segmentation
  • Person Attributes 
  • Person Re-identification
  • Pedestrian Detection
  • Pedestrian & Vehicle Detection
  • Emotions Recognition

Подробно: Euler OpenVino

Ускорение обработки баз данных noSQL,
Low Latency Key-Value Search

Ускорение поиcка ключ-значение Low Latency Key-Value Search

  • Обработка SIM таблиц
  • Ускорение обработки адресации IPv4 и IPv6
  • NoSQL ускорение обработки БД
  • Поиск кортеджей N-Tuple lookups и Pattern matching
  • Пользовательские и прочие индитификаторы (UID, ID, SSN, logins)
  • Поиск по ключевой фразе

KVS Search Rate - до 70 MSPS (млн поисков в сек) для ускорителя EulerLine NET c 2 SFP+ портами, при параметрах:

  • Емкость записей таблицы: 48K – размещение в быстрой внутр. памяти и 12M записей в внешней DDR
  • Размер строки: 96 bits (12 Bytes) и тд
  • Latency: до 500 ns (~88x снижение по сравнению с обработкой на сокете)
  • Пропускная способность 10GE (с возможностью перехода на 40GE)
  • Потребление - 0.52 мкДж/message (~21x снижение по сравнению с сокетом)
  • Рост производительности 100x до 1000x (по сравнению с ЦП
Ускорение обработки и классификации сетевого трафика, DPI, DDOS, Smart-NIC

Плата PCI EulerLine (ссылка) устанавливается в «разрыв» и осуществляет мониторинг всех пакетов по заданному набору правил, проходящих через ускоритель без задержки трафика на потоках 10GE, 40GE, 100GE.

Основные сферы применений для сферы телекоммуникаций, ЦОД

  • Ускорение сетевых маршрутизаторов: аппаратная фильтрация и балансировка и DDOS защита (10-100Гбит), сетевая карта с аналитикой (SmartNIC, DPI).
  • Ускорение обработки данных: Анализ транзакций и данных: десятки млн одновременных сравнений (строка 16-640 бит) на потоке до 100Гбит сек.
  • Прочие применения: Шифрование каналов связи 10-100ГБ, Архивация данных GZIP, Поиск данных по Фильтру Блума, ускорение SQL запросов, Восстановление (подбор) пароля.
  • Аппаратная ускорительная платформа: Вычислительные и телекоммуникационные ускорители EulerProject в форм-факторе PCIe (full-size, half-size) собственной разработки и производства (РФ).
  • Собственная реализация IPядраUnifiedFlowDPI.
  • Предполагаемая бизнес-модель кооперации: команда EulerProject - разработка и производство ускорительной аппаратуры, написание пакетов поддержки платы BSP OpenCL и интеграция IP ядер.

DPI решение UNIFIEDFLOW для ускорителей EulerProject PCIe:

  • 1-10G, 40G, 100G Ethernet, SDH/SONET, OTN, FibreChannel.
  • Гибкий модуль State-less и Stateful DPI с использованием ОЗУ.
  • Шина кеширования и управления потоками данных 1Тбит/с dropless.
  • Фильтрация и отбор данных на матрице по DPI-признакам.
  • Число обрабатываемых правил: 512-8192.
  • Предельное число пакетов в сек: 50-200 MPPS.
  • Загрузка на CPU до 100 Гбит/с и использованием 16 очередей.
  • Трафик на PCIeGen 3x.

Потенциальные потребители

Провайдеры мобильного и фиксированного широкополосного доступа, которые при помощи данных систем решают следующие задачи:

  • анализ трафика в сети оператора на принадлежность к определенному протоколу и/или услуге;
  • учет трафика с привязкой к протоколам и услугам;
  • управление трафиком в целях оптимального использования сетевых ресурсов;
  • предоставление дополнительных услуг (VAS);
  • ограничение доступа к ресурсам по реестру Роскомнадзора, а также предоставление услуги «Чистый Интернет».

На мировом и российском рынке представлено несколько производителей данного класса систем. Основной пласт – это исключительно программные комплексы для анализа данных. Программно-аппаратные комплексы, чья аппаратная часть изначально спроектирована с учетом особенностей использования платформы и нагрузок на основные узлы, при этом показывает значительно лучшие результаты по быстродействию систем. Таким образом, для крупных и нагруженных операторов связи предпочтительно использование именно программно-аппаратных комплексов. В РФ представлено несколько разработчиков программного DPI.

Создание универсальной совместимой с ними аппаратной платформы позволит увеличить и скорость работы данных решений, и степень их доверенности. Те отечественные комплексы, которые позиционируются как российские, в качестве аппаратных платформ используют разработки иностранных компаний, с разной степенью локализации.

Внедрение ускорителя DPI EulerLine позволит в состав российского телекоммуникационного комплекса создать базовое инфраструктурное решение, которое может производиться на территории РФ. Также данное решение может быть полезно для крупных корпоративных заказчиков, имеющих свои крупные узлы сетей передачи данных в территориально распределённой структуре, особенно использующей общие каналы связи.

Ускорение вычислений

Успешный передовой мировой опыт: Microsoft Azure, Bing, Baidu, Amazon, IBM, Intel, NYSE, NASDAQ, JP Morgan, ЦОД Huaiwei, Селектел, Яндекс.

Решения на ПЛИС IntelFPGA.

Успешные проекты FPGA

Поиск Bing оптимизировали с помощью нейросети на FPGA.

В проектировании серверной инфраструктуры для обработки поисковых запросов у каждой компании есть свои ноу-хау. Например, Microsoft в последние годы активно экспериментирует с использованием FPGA (Field-Programmable Gate Array, программируемые пользователем вентильные матрицы).

Для поисковой системы Bing инфраструктура ранжирования разделена на три части: выделение признаков (feature extraction), обработка выражений в свободной форме (free-form expressions) и вычисление результата системой машинного обучения (machine learning scoring). Если верить результатам, опубликованным в научной работе, то в стандартных тестах по классификации изображений ImageNet 1K и ImageNet 22K нейросеть от Microsoft превосходит предыдущие варианты дизайна на FPGA примерно в три раза. В этих двух тестах Catapult Server + Stratix V D5 осуществляет классификацию со скоростью 134 и 91 изображение в секунду, соответственно.

В то же время, существенно улучшены показатели в затратах джоулей на картинку, по сравнению с разными GPU, оптимизированными для этой задачи. Таким образом, серверы Microsoft смогут работать эффективнее и дешевле, чем серверы на стандартных GPU.


В течение последних нескольких лет Microsoft применяет технологии FPGA на всех серверах Azure, создавая, таким образом, реконфигуруемое облако для оптимизации разнообразного набора приложений и функций. Подобное настраиваемое облако обеспечивает более эффективное ( по сравнению с обычными процессорами) выполнение многочисленных сценариев. Сегодня Microsoft уже использует FPGA для ранжирования поиска Bing, оценки нейронной сети (DNN) и ускорения работы с сетью (SDN). Сеть на основе FPGA от Azure уменьшает задержку расчетов и передачи данных более чем в 10 раз, освобождая процессоры для других задач.

Подробно
Прототипирование

EulerProject (АО «Алмаз-СП») является официальным дистрибьютором в РФ решений proFPGA для прототипирования и эмуляции с 2019 года.

Подробно
4G LTE и 5G

Реализация 4G LTE CPRI, eCPRI, конвертор CPRI-eCPRI, ускороение 5G L1 LowPHY

Реализация радио протоколов CPRI (CPRI Specification V7.0 (2015-10-09)), eCPRI, конвертация CPRI-to-eCPRI, ускорители EulerLineSFP+, EulerLineQSFP+ российской разработки и производства.

LDPC 5G L1 FlexRAN, ускоритель EulerLine (20G/80G) российской разработки и производства

  • 4G Channel Coding Top.
  • TLP Adapter.
  • Queue buffers.
  • DMA and Queue manager.
  • Code Block FIFOs.
  • Load Balancer.
  • Encoder Engine, Decoder Engin.
  • Encoder Chain.
  • Decoder Chain.

IQ compression/decompression IP5G L1 FlexRAN, ускоритель EulerLine (20G/80G) российской разработки и производства

  • Снижение параметров latency-bandwidth.

Связь с нами

121205, Россия, г. Москва, Территория Сколково инновационного центра, Бульвар Большой, д. 42-1 (Технопарк 3.282)
+7 (495) 181-00-86 (тел./факс)